GPUとNPUの違いを、回路構成と同じ8×4×6行列のデータフローで比較。SM、warp、Shared Memory、Global Buffer、NoC、PE Array、Systolic Array、EyerissのRow Stationary、電力効率を一次資料ベースで解説します。

TPU v4論文をもとに、OCS、3D Torusやtwisted torusのトポロジー、SparseCoreによるEmbedding高速化を解説します。4096チップ規模のMLスーパーコンピュータで、なぜ光回線の再構成と疎計算アクセラレータが重要なのかを整理します。

FlashAttentionとは、Self-Attentionを近似せず、GPUのHBMとSRAM間のIOを減らして高速・省メモリ化する手法です。tiling、online softmax、recomputation、Block-sparse FlashAttention、実験結果を論文ベースで解説します。

このコンテンツはパスワードで保護されています。閲覧するには以下にパスワードを入力してください。 パスワード:

CPUとGPUの違いを、コア数だけでなく制御回路、キャッシュ、演算器、SIMT、warp、メモリ待ちの隠し方から解説します。CUDA論文、GPU Computing、NVIDIA公式CUDA資料、Intel最適化マニュアルをもとに、GPUが並列計算に強い理由とCPU・GPU・NPUの役割分担を整理します。

TPUv1はなぜ推論特化だったのか。TPUv2でbfloat16、float32累積、HBM、複数チップ構成により学習対応が進み、TPUv3で演算性能・メモリ・Pod規模がどう強化されたのかを論文・Google Cloud公式資料ベースで解説します。

NPUのPE Array、Systolic Array、On-chip SRAM、FIFO、Accumulator、dataflowを、行列積の積和とA/B/Cの移動から解説。GPUのtile再利用との違い、DRAMアクセスを減らしやすい理由、カメラAI・エッジAIへの応用まで整理します。

GPUはなぜニューラルネットワークの行列積をtileへ分割するのか。warp、SM、Shared Memory、Registers、Tensor Core、HBM/GDDR、L2 Cacheの関係から、GPUのデータ再利用とTensor Core MMAへのデータ供給を論文・公式資料ベースで解説します。

GPUとNPUの違いを、回路構成と同じ8×4×6行列のデータフローで比較。SM、warp、Shared Memory、Global Buffer、NoC、PE Array、Systolic Array、EyerissのRow Stationary、電力効率を一次資料ベースで解説します。

TPU v4論文をもとに、OCS、3D Torusやtwisted torusのトポロジー、SparseCoreによるEmbedding高速化を解説します。4096チップ規模のMLスーパーコンピュータで、なぜ光回線の再構成と疎計算アクセラレータが重要なのかを整理します。

FlashAttentionとは、Self-Attentionを近似せず、GPUのHBMとSRAM間のIOを減らして高速・省メモリ化する手法です。tiling、online softmax、recomputation、Block-sparse FlashAttention、実験結果を論文ベースで解説します。

このコンテンツはパスワードで保護されています。閲覧するには以下にパスワードを入力してください。 パスワード:

CPUとGPUの違いを、コア数だけでなく制御回路、キャッシュ、演算器、SIMT、warp、メモリ待ちの隠し方から解説します。CUDA論文、GPU Computing、NVIDIA公式CUDA資料、Intel最適化マニュアルをもとに、GPUが並列計算に強い理由とCPU・GPU・NPUの役割分担を整理します。

TPUv1はなぜ推論特化だったのか。TPUv2でbfloat16、float32累積、HBM、複数チップ構成により学習対応が進み、TPUv3で演算性能・メモリ・Pod規模がどう強化されたのかを論文・Google Cloud公式資料ベースで解説します。

NPUのPE Array、Systolic Array、On-chip SRAM、FIFO、Accumulator、dataflowを、行列積の積和とA/B/Cの移動から解説。GPUのtile再利用との違い、DRAMアクセスを減らしやすい理由、カメラAI・エッジAIへの応用まで整理します。

GPUはなぜニューラルネットワークの行列積をtileへ分割するのか。warp、SM、Shared Memory、Registers、Tensor Core、HBM/GDDR、L2 Cacheの関係から、GPUのデータ再利用とTensor Core MMAへのデータ供給を論文・公式資料ベースで解説します。